JFETはジャンクションゲート電界効果トランジスタです。通常のトランジスタはバイアスのために電流を必要とする電流制御デバイスですが、JFETは電圧制御デバイスです。前のチュートリアルで見たように、MOSFETと同じように、JFETにはゲート、ドレイン、ソースの3つの端子があります。
JFETは、アナログ電子機器の高精度レベルの電圧動作制御に不可欠なコンポーネントです。JFETを電圧制御抵抗器やスイッチとして使用したり、JFETを使用してアンプを作成したりすることもできます。また、BJTに代わるエネルギー効率の高いバージョンでもあります。JFETは、低消費電力とかなり低い消費電力を提供するため、回路の全体的な効率が向上します。また、非常に高い入力インピーダンスを提供します。これは、BJTよりも大きな利点です。
トランジスタにはさまざまなタイプがあり、FETファミリには、JFETとMOSFETの2つのサブタイプがあります。MOSFETについては前のチュートリアルですでに説明しましたが、ここではJFETについて学習します。
JFETの種類
MOSFETと同じように、NチャネルJFETとPチャネルJFETの2つのサブタイプがあります。
NチャネルJFETとPチャネルJFETの回路図モデルを上の画像に示します。矢印はJFETの種類を示しています。ゲートに示す矢印は、JFETがNチャネルであることを示し、一方、ゲートからの矢印は、PチャネルJFETを示します。この矢印は、チャネルとゲートの間に形成されるPN接合の極性も示しています。興味深いことに、英語のニーモニックはこれです、N-チャネルデバイスの矢印は、「ポイントIを示しているN」。
ドレインとソースを流れる電流は、ゲート端子に印加される電圧に依存します。NチャネルJFETの場合、ゲート電圧は負であり、PチャネルJFETの場合、ゲート電圧は正です。
JFETの構築
上の画像では、JFETの基本的な構造を見ることができます。NチャネルJFETはN型基板のP型材料で構成されていますが、P型基板ではN型材料を使用してPチャネルJFETを形成しています。
JFETは、半導体材料の長いチャネルを使用して構築されています。構築プロセスにもよるが、JFETに正電荷キャリア（正孔と呼ばれる）が多数含まれている場合はP型JFETであり、負電荷キャリア（電子と呼ばれる）が多数含まれている場合はN型と呼ばれる。 JFET。
半導体材料の長いチャネルでは、両端にオーミック接触が作成され、ソース接続とドレイン接続が形成されます。チャネルの片側または両側にPN接合が形成されます。
JFETの働き
JFETの動作を理解するための最良の例の1つは、ガーデンホースパイプを想像することです。ガーデンホースが水流を供給していると仮定します。ホースを絞ると水の流れが少なくなり、ある時点で完全に絞ると水の流れがゼロになります。JFETはまさにそのように機能します。ホースをJFETに交換し、水流を電流に交換してから、電流が流れるチャネルを構築すると、電流の流れを制御できます。
ゲートとソースの間に電圧がない場合、チャネルは電子が流れるために広く開いた滑らかなパスになります。しかし、逆極性でゲートとソースの間に電圧が印加されると逆のことが起こり、PN接合が逆バイアスになり、空乏層が増えることでチャネルが狭くなり、JFETがカットオフまたはピンチオフ領域に入る可能性があります。
下の画像では、飽和モードとピンチオフモードを見ることができ、空乏層が広くなり、電流の流れが少なくなっていることがわかります。
JFETをオフにしたい場合は、N型JFETのVGSとして示される負のゲート-ソース間電圧を提供する必要があります。P型JFETの場合、正のVGSを提供する必要があります。
JFETはデプレッションモードでのみ動作しますが、MOSFETにはデプレッションモードとエンハンスメントモードがあります。
JFET特性曲線
上の画像では、JFETは可変DC電源を介してバイアスされており、JFETのVGSを制御します。また、ドレインとソースの間に電圧を印加しました。変数VGSを使用して、JFETのIV曲線をプロットできます。
上のIV画像では、V GS電圧の3つの異なる値、0V、-2V、および-4Vについて3つのグラフを見ることができます。オーム、彩度、内訳の3つの異なる領域があります。中オーミック領域、JFETは、電流の流れがそれに印加される電圧によって制御される電圧制御抵抗器のように作用します。その後、JFETは曲線がほぼ直線になる飽和領域に入ります。つまり、V DSが電流の流れに干渉しない場合、電流の流れは十分に安定しています。しかし、V DSが許容値をはるかに超えると、JFETはブレークダウンモードに入り、電流の流れが制御されなくなります。
このIV曲線はPチャネルJFETでもほぼ同じですが、違いはほとんどありません。V GSとピンチ電圧または（V P）が同じ場合、JFETはカットオフモードになります。また、上記の曲線のように、NチャネルJFETの場合、VGSが増加するとドレイン電流が増加します。ただし、PチャネルJFETの場合、VGSが増加するとドレイン電流が減少します。
JFETのバイアス
JFETに適切な方法でバイアスをかけるために、さまざまなタイプの手法が使用されます。さまざまな手法から、以下の3つが広く使用されています。
- 固定DCバイアス技術
- 自己バイアス技術
- 分圧器バイアス
固定DCバイアス技術
NチャネルJFETの固定DCバイアス技術では、JFETのゲートはJFETのVGSが常に負のままになるように接続されます。JFETの入力インピーダンスは非常に高いため、入力信号に負荷の影響は見られません。抵抗R1を流れる電流はゼロのままです。入力コンデンサC1の両端にAC信号を印加すると、信号はゲートの両端に現れます。ここで、オームの法則に従ってR1の両端の電圧降下を計算すると、V = I xRまたはVdrop =ゲート電流xR1になります。ゲートに流れる電流が0であるため、ゲート両端の電圧降下はゼロのままです。したがって、このバイアス技術により、固定電圧を変更するだけでJFETドレイン電流を制御し、VGSを変更することができます。
自己バイアス技術
自己バイアス技術では、単一の抵抗がソースピンの両端に追加されます。ソース抵抗R2の両端の電圧降下により、VGSが生成されて電圧にバイアスがかかります。この手法では、ゲート電流は再びゼロになります。ソース電圧は、同じオームの法則V = I x Rによって決定されます。したがって、ソース電圧=ドレイン電流xソース抵抗。これで、ゲートからソースへの電圧は、ゲート電圧とソース電圧の差によって決定できます。
ゲート電圧が0であるため（ゲート電流が0であるため、V = IRに従って、ゲート電圧=ゲート電流xゲート抵抗= 0）、V GS = 0 –ゲート電流xソース抵抗。したがって、外部バイアス源は必要ありません。バイアスは、ソース抵抗の両端の電圧降下を使用して、自己によって作成されます。
分圧器バイアス
この手法では、追加の抵抗が使用され、回路は自己バイアス手法からわずかに変更されます。R1とR2を使用する電位分圧器は、JFETに必要なDCバイアスを提供します。ソース抵抗の両端の電圧降下は、抵抗分割器のゲート電圧よりも大きくする必要があります。このようにして、VGSは負のままです。
したがって、これがJFETの構築方法とバイアス方法です。